|
|
|
|
|
Contingut (Programa)
|
|
|
Tema 1: Introducció
1.1 Evolució de la indústria de semiconductors
1.2 Naixement de la tecnologia CMOS
1.3 Com és un transistor MOS?
Tema 2: Tipus de circuits VLSI
2.1 El concepte d’ASIC
2.2 Tipus d’ASICs
2.2.1 Full Custom
2.2.2 Standard Cells
2.2.3 Gate Arrays
2.2.3.1 Channeled Gate Arrays
2.2.3.2 Channelless Gate Arrays
2.2.3.3 Structured Gate Arrays
2.2.4 PLDs
2.2.5 FPGAs
2.2.5.1 LEs d’Altera
2.2.5.2 CLBs de Xilinx
2.2.5.3 Una família d’FPGAs a fons
Tema 3: Metodologia de disseny
3.1 Pautes per un bon estil de disseny
3.1.1 Disseny top-down
3.1.2 Disseny bottom-up
3.2 Per què disseny top-down?
3.3 Separació de l’algorisme de control de l’Arquitectura
3.4 Algorithmic State Machines
3.4.1 Introducció
3.4.2 Síntesis a partir d’una ASM
3.4.3 Problemes de disseny
3.5 Exemples de disseny Top-Down
Tema 4: Què passa al món real?
4.1 Paràmetres de rendiment de les famílies de CIs
4.1.1 Càrregues d’entrades i sortides
4.1.2 Marges de soroll
4.1.3 Retards físics
4.3 Condensadors de desacoplament. Per què?
4.4 El senyal de rellotge
4.5 La importancia del test
4.5.1 Boundary-Scan Test
4.5.2 JTAG
Tema 5: Llenguatge VHDL(pràctiques)
A) INTRODUCCIÓ AL LLENGUATGE VHDL.
1) Què és VHDL? Origen Històric. Quins són els standards que el defineixen?
2) On s’aplica el llenguatge VHDL?
2.1 Implementació de Hardware, tant de ASIC com de lògica programable.
2.2 Especificació de sistemes.
3) Diferents estils d’escriure codi en VHDL.
3.1 Diferents nivells d’abstracció en el disseny d’un sistema electrònic:Layout, lògic, RTL i Behavioral.
3.2 Utilització de la descripció RTL: síntesis.
3.3 Utilització de la descripció Behavioral: Estímuls (test), parts standards del nostre disseny o especificacions de sistemes.
4) Elements constructius bàsics de VHDL
4.1 Entitats: descripció externa d’un disseny.
4.2 Arquitectures: descripció interna d’un disseny.
4.3 Altres Unitats de disseny.
4.4 Estructura d’un disseny en VHDL.
5) Per què utilitzar VHDL?
B) SENYALS , TIPUS DE DADES I OPERADORS.
1) Concepte de tipus de dades.
2) Tipus de dades predefinits.
3) Assignació de senyals.
3.1 Sentència d’assignació de senyals.
3.2 Driver d’un senyal.
3.3 Problema: Multiples drivers=més d’una assignació per a un mateix senyal.
4) Arrays.
5) Concatenació (&) i agregats .
6) Definició de nous tipus.
7) Lògica multivaluada.
7.1 Necessitat de la lògica multivaluada.
7.2 Com permetre multiples drivers?
8) Opeadors lògics.
9) Operadors relacionals.
10) Operadors aritmètics.
C) SENTÈNCIES CONCURRENTS I SEQÜENCIALS.
1) Sentències concurrents.
2) El process
2.1 Sintaxis d’un process.
2.2 Llista de sensitivitat d’un process.
2.3 Execució d’un process.
3) Sentències utilitzades dins un process
3.1 La sentència If.
3.2 La sentència Case.
3.3 For Loop.
4) Com expressar un process i la sentència wait:
4.1 Diferents maneres d’expressar un process.
4.2 Altres formes de la sentència wait.
5) Més detalls sobre els process:
5.1 Dins un process no hi ha “multiple driver”.
5.2 Llista de sensitivitat incompleta.
5.3 Concurrència de processos.
5.4 Múltiples crides en un process.
6) Crides a procediment.
7) Les variables.
D) TÈCNIQUES DE DISSENY EN VHDL.
1) Lògica combinacional
1.1 Equacions booleanes.
1.2 Sentència when-else (condicional concurrent).
1.3 Sentència with-select-when (selecció concurrent).
1.4 Instanciació de components. Sentència for-generate (Instanciació d’arrays de components per a busos)
2) Registres en VHDL.: com detectar un senyal de rellotge?
2.1 Forma Wait.
2.2 Forma If (process amb llista de sensitivitat)
2.3 Com incloure un reset assíncron,
2.4 Presència de “latxos ” en un disseny: com introduir-los i com evitar-los.
3) Operacions amb vectors.
3.1 Overloading.
3.2 Packages numèrics.
3.3 Representació dels nombres enters.
4) Comptadors.
5) Màquines d’estats utilitzant VHDL.
6) Com fer grans dissenys?
6.1 Disseny Modular.
6.2 Parametrització de components.
6.3.Partició d’un disseny: packages i llibreries
6.4 Creació de dissenys modulars: procediments i funcions.
6.5 Verificadors (Test Benches).
E) INTRODUCCIÓ AL DISSENY AMB ALTERA.
1) MAX+PLUS II.
1.1 Introducció.
1.2 Procés de disseny amb MAX+PLUS II.
2) LLIBRERIA DE COMPONENTS PARAMETRITZATS (LPM).
2.1 Introducció.
2.2 Què és?
2.3 Implementant funcions LPM.
3) EXEMPLES EN VHDL.
3.1 Conversió d’un valor hexadecimal a un valor std_logic.
3.2 Busos tri-state i bidireccionals.
3.3 Sumador.
3.4 FF tipus D amb senyal d’enable.
3.5 Registre utilitzant components LPM.
3.6 Comptador behavioral.
3.7 Comptador utilitzant LPM.
3.8 Com crear un disseny modular utilitzant VHDL.
|
|
|
|
|
Bibliografia
|
|
|
- Smith, Michael John Sebastian, "Application-Specific Integrated Circuits", Addison Wesley, 1997.
- Prosser, Franklin P., i Winkel, David E., "The art of digital design: an introduction to top-down design", Prentice Hall, 1987. .
- Wakerly,J.F. "Digital Design. Principles and Practices" (2nd Edition) Prentice-Hall International Editions. 1994. .
|
|
|
|
|
|
|
|
|
|
|
|
La bibliografia a la biblioteca