1. Introducció
2. Procés tecnològic i disseny de CIs
2.1. Etapes del procés de fabricació
2.2. Regles de disseny.
2.3. Mètriques de disseny
3. El transistor MOS
3.1. Inversor CMOS
3.2. Transistor MOS
3.3. Models de TRT, Corbes de funcionament.
3.4. Retard de propagació i capacitàncies.
4. Tecnologia CMOS
4.1. Rendiment i consums
4.2. Dimensionament òptim, esforç lògic
4.3. Escalat
4.4. Cablejat
5. Lògica CMOS
5.1. Lògica CMOS
5.2. Dissenys per velocitat i potència
5.3. Lògica Pass-transistor
5.4. Lògica Dinàmica
6. Disseny de Subsistemes
6.1. Sumadors
6.2. Circuits seqüencials
6.3. Latchs, registres
6.4. Temporització, clocks
6.5. Interconnexions
6.6. Memòries
7. Metodologies de disseny
7.1. Disseny full-custom
7.2. Disseny semi-custom
7.3. Gate-arrays
7.4. Sea-of-gates
7.5. FPGAs
7.6. FPAAs
L'avaluació de l'assignatura està composta de tres grans blocs: la teoria, les activitats o problemes i les pràctiques.
Per a l'avaluació de la teoria es tindrà en compte un examen final (50%).
La part de problemes valdrà (20%) de la nota final. Es tindrà en compte la participació a classe i la correcta resolució d'aquests.
Les pràctiques valen el 30% de la nota. Es tindrà en compte la preparació prèvia, el comportament i la realització durant les hores lectives i la memòria final.
Així doncs, la nota final (NF) serà: NF = 0.5*Ex + 0.3*Pr + 0.2*Ac
- Ex: Examen (Mínim 4).
- Pr: Pràctiques (Mínim 4).
- Ac: Activitats
L'assistència a pràctiques és IMPRESCINDIBLE.
L'examen pot incloure preguntes sobre els continguts dels seminaris.
Les tutories es faran al edifici P-IV (Despatx 016). Cal avisar al professor amb antel·lació, ja sigui personalment o bé per mail.
NOTA IMPORTANT: Només hi haurà tutories durant les setmanes lectives. Quan s'acabin les classes no hi haurà tutories. Per tant, és convenient anar estudiant durant el curs, perquè els dubtes surtin mentre es va fent l'assignatura, i no la setmana abans de l'examen.