Estudia

• Analitzar i dissenyar l'estructura i arquitectura dels computadors.
• Identificar i utilitzar tecnologies de hardware.
• Ser capaç d'analitzar i sintetitzar problemes.
• Ser capaç d'organitzar i planificar
• Comunicar-se adequadament tant de forma oral com escrita.
• Fomentar l'ús d'una llengua estrangera
• Resolució de problemes i anàlisi crítica de resultats
• Treballar en equip i de manera compromesa en el grup de treball.
• Raonament crític
• Aprenentatge autònom

• <b>Conèixer l'estructura intrínseca i el funcionament bàsic d'un computador</b> a partir de les seves unitats funcionals: el processador i els seus components, el sistema de memòria, el sistema d'E/S, i els busos.
• <b>Entendre com s'executa una instrucció</b> analitzant pas a pas les fases d'execució i tot el maquinari que hi intervé.
• <b>Comprendre com es codifica la informació</b> que manipula un computador.
• <b>Assolir els coneixements necessaris d'electrònica i de sistemes digitals</b> per poder analitzar i dissenyar sistemes digitals a partir d'unes especificacions concretes i l'ús de les expressions matemàtiques que en descriuen el funcionament.
• <b>Entendre les bases de l'arquitectura i el control dels elements d'un computador digital</b> així com els mecanismes de transferència de la informació.
• <b>Obtenir coneixements generals de llenguatge assemblador</b> per poder programar amb qualsevol assemblador de qualsevol arquitectura.
• <b>Comprendre la relació de l'assemblador amb el llenguatge màquina</b> així com els processos d'assemblatge, compilació, muntatge i execució d'un programa.
• <b>Ser capaços de realitzar una anàlisi del disseny d'una CPU determinada</b> segons els models bàsics d'arquitectures de <i>Von Neumann</i> i de <i>Harvard</i>.
• <b>Utilitzar i adquirir el domini adequat de les eines <i>hardware</i> i <i>software</i> típiques pel treball</b> en les activitats de l'assignatura: equipament del laboratori, simuladors, eines de disseny, assembladors, etc.
• <b>Aprendre els procediments adequats per a la detecció d'errors i de problemes en sistemes digitals i en programes senzills realitzats en llenguatge assemblador</b>, utilitzant les eines disponibles. Ser capaços de solucionar aquests errors.

1. <b>Introducció</b>

          1.1. Introducció i definicions bàsiques

          1.2. Estructura bàsica d'un computador

                    1.2.1. Memòria

                    1.2.2. CPU

                    1.2.3. Perifèrics

                    1.2.4. Execució d'una instrucció

2. <b>Representació de la informació</b>

          2.1. Concepte de representació de la informació

                    2.1.1. Representació de programes i dades

                    2.1.2. Representació de la informació numèrica

                    2.1.3. Sistemes de numeració més usuals

                    2.1.4. Canvis de base

          2.2. Representació i aritmètica de números naturals

          2.3. Representació i aritmètica de números enters

                    2.3.1. Signe i magnitud

                    2.3.2. Complement a 1

                    2.3.3. Complement a 2

          2.4. Representació de números reals

                    2.4.1. Coma fixa

                    2.4.2. Coma flotant

          2.5. Altres mètodes de codificació de la informació

                    2.5.1. Altres mètodes numèrics

                    2.5.2. Codificació de caràcters

3. <b>Àlgebra de Boole</b>

          3.1. Definició de l'àlgebra

                    3.1.1. Expressions booleanes. Axiomes i teoremes

                    3.1.2. Simplificació d'expressions booleanes

          3.2. Funcions lògiques i taules de veritat

          3.3. Portes lògiques de 1, 2 i n variables

          3.4. Formes estàndard i canòniques. Conversió entre formes

          3.5. Suficiència NOT-AND-OR, NAND i NOR

          3.6. Transformació de funcions

          3.7. Simplificació de funcions mitjançant mapes de Karnaugh

                    3.7.1. Metodologia

                    3.7.2. Simplificació mínterms i màxterms

                    3.7.3. Funcions incompletament especificades

4. <b>Sistemes combinacionals</b>

          4.1. Anàlisi i disseny de sistemes combinacionals

                    4.1.1. Ex. el comparador

                    4.1.2. Retards de porta

                    4.1.3. Fan-in i fan-out

          4.2. Blocs aritmètics

                    4.2.1. El semi-sumador

                    4.2.2. El sumador complet

                    4.2.3. Sumadors i restadors

                    4.2.4. ALUs

          4.3. Blocs funcionals

                    4.3.1. Multiplexors

                    4.3.2. Descodificadors i demultiplexors

                    4.3.3. Codificadors

                    4.3.4. Utilització de memòries ROM

5. <b>Sistemes seqüencials</b>

          5.1. Introducció als sistemes seqüencials

          5.2. Concepte de biestable

                    5.2.1. El biestable elemental

          5.3. El biestable Set-Reset

                    5.3.1. Taula de veritat cronograma i funció

                    5.3.2. Implementacions

          5.4. El concepte de sincronització

                    5.4.1. El senyal de rellotge

                    5.4.2. Sincronització per nivell i per flanc

                    5.4.3. Senyals síncrones i asíncrones

          5.5. Biestable D

                    5.5.1. Registres de càrrega paral·lela

                    5.5.2. Registres de desplaçament

          5.6. Biestable T

                    5.6.1. Divisor de freqüència

                    5.6.2. Comptadors

          5.7. Biestable JK

          5.8. Resum de biestables

          5.9. Disseny de sistemes seqüencials

                    5.9.1. Màquines d'estats finits de Moore i de Mealy

                    5.9.2. Minimització i codificació d'estats

                    5.9.3. Implementació de màquines seqüencials

6. <b>Lògica programable</b>

          6.1. PLDs

                    6.1.1. SPLD

                    6.1.2. CPLD

          6.2. Implementació de funcions

                    6.2.1. ROM

                    6.2.2. PLA

                    6.2.3. PAL

                    6.2.4. FPGA

          6.3. Memòries RAM

7. <b>Disseny d'un computador senzill</b>

          7.1. Estructura bàsica d'un computador

                    7.1.1. La CPU, la memòria i el subsistema de E/S

                    7.1.2. Llenguatge màquina

                    7.1.3. Tipus d'instruccions

                    7.1.4. Distribució d'instruccions i dades en memòria

                    7.1.5. Llenguatge assemblador

          7.2. Arquitectura de la Màquina Senzilla

                    7.2.1. Què és la Màquina Senzilla?

                    7.2.2. Especificació d'instruccions

                    7.2.3. La memòria

                    7.2.4. El format d'instrucció

                    7.2.5. Les dades

                    7.2.6. El llenguatge assemblador de la MS

          7.3. Disseny de la Unitat de Procés

                    7.3.1. La unitat aritmètica-lògica

                    7.3.2. Els registres

                    7.3.3. Accés a memòria i interconnexions

          7.4. Disseny de la Unitat de Control

                    7.4.1. La unitat de control cablejada o microprogramada

                    7.4.2. Fases d'execució d'una instrucció

                    7.4.3. Optimització del diagrama d'estats

                    7.4.4. Implementació de la UC cablejada

          7.5. Modificacions en el disseny de la MS

                    7.5.1. Modificacions software

                    7.5.2. Modificacions hardware

                    7.5.3. Modificacions firmware

                    7.5.4. Ampliació del repertori d'instruccions

                    7.5.5. Incorporació de noves utilitats

          7.6. La unitat de control microprogramada

                    7.6.1. Esquema general: seqüenciador i memòria de microprogramació

                    7.6.2. El format de microinstrucció

                    7.6.3. Els microprogrames

                    7.6.4. El seqüenciador

          7.7. Aspectes avançats

                    7.7.1. Microprocessadors i microcontroladors

                    7.7.2. Arquitectures de Von Neuman i Harvard

                    7.7.3. Emmagatzematge Little Endian i Big Endian

                    7.7.4. CISC i RISC

                    7.7.5. Paral·lelisme

                    7.7.6. Segmentació

8. <b>Programació en Llenguatge Assemblador</b>

          8.1. MIPS-32

                    8.1.1. Què és el MIPS-32?

                    8.1.2. Estructura de la CPU

                    8.1.3. Registres, arquitectura Load/Store

                    8.1.4. Mapa de memòria

                    8.1.5. Representació de dades

          8.2. Programació en llenguatge assemblador

                    8.2.1. Estructura general d'un programa

                    8.2.2. Utilitats

                    8.2.3. El simulador SPIM

          8.3. El procés d'assemblatge, muntatge i càrrega

                    8.3.1. Programa assemblador

                    8.3.2. Programa muntador

                    8.3.3. Programa carregador

          8.4. Instruccions

                    8.4.1. Representació i formats

                    8.4.2. Format R

                    8.4.3. Format I

                    8.4.4. Format J

                    8.4.5. Pseudoinstruccions

          8.5. Adreçament

                    8.5.1. Modes

                    8.5.2. Traducció a llenguatge màquina

                    8.5.3. Salts condicionals i incondicionals

                    8.5.4. Relació amb el format d'instrucció

          8.6. Estructures de control de programa

                    8.6.1. If-then-else

                    8.6.2. While

                    8.6.3. Switch

                    8.6.4. For

          8.7. Subrutines

                    8.7.1. Pas de paràmetres

                    8.7.2. La pila

                    8.7.3. Convenis

9. <b>Subsistema de Entrada / Sortida</b>

          9.1. Introducció: tipus de perifèrics

          9.2. Controladors de dispositiu

          9.3. Modes de sincronització en les operacions de E/S

                    9.3.1. Sincronització per enquesta

                    9.3.2. Sincronització per interrupcions

                    9.3.3. DMA

                    9.3.4. Processadors especialitzats

• J.Ma Angulo, J. García (2002). Sistemas Digitales y Tecnología de Computadores. Paraninfo.
• J.M. Angulo, J. García, I. Angulo (2003). Fundamentos y Estructura de Computadores. Thompson.
• D. Patterson, J.L. Hennessy (1995). Organización y Diseño de Computadores. Mc Graw-Hill.
• Miguel Valero, Eduard Ayguadé, ... (2001). La Máquina Sencilla: Introducción a la Estructura Bàsica de un Computador. Publicació docent. Departament d'Arquitectura i Tecnologia de Computadors, UPC.
• Charles H. Roth, Jr. (2004). Fundamentos de Diseño Lógico (5à edició). Thompson.
• D.V. Hall (2001). Microprocessors and interfacing. Mc Graw-Hill.
• Pedro de Miguel (1992). Fundamentos de los Computadores. Paraninfo.
• Prieto Espinosa, Alberto, Lloris Ruiz, Antonio, Torres Cantero, Juan Carlos (2002). Introducción a la informática (3ª ed.). Madrid [etc.]: McGraw-Hill.

Activitats d'avaluació:

L'avaluació de la assignatura té en compte 4 activitats diferents:

1. Exàmens parcials i finals
  Activitat obligatòria. En els exàmens, la assignatura es divideix en 4 blocs: 
- Bloc 1: temes 1 al 4 
- Bloc 2: temes 5 i 6 
- Bloc 3: tema 7 
- Bloc 4: temes 8 i 9 
 
Cada bloc s'ha d'aprovar independentment dels altres amb una nota MÍNIMA de 4. Durant el curs hi haurà els següents exàmens amb la possibilitat d'aprovar els blocs indicats: 
- Primer parcial - Novembre - bloc 1 
- Segon parcial - Febrer - bloc 2 
- Tercer parcial - Abril - bloc 3 
- Final 1ª convocatòria - Juny - blocs 1, 2, 3 i 4 
- Final 2ª convocatòria - Juliol - blocs 1, 2, 3 i 4 
 
La nota final dels exàmens serà la mitjana dels 4 blocs, en el cas d'haver-los superat tots. 

2. Pràctiques
  Activitat obligatòria. Assistència Obligatòria. Es permeten un màxim de 3 faltes justificades per quadrimestre. Els estudiants repetidors que tinguessin aprovades les pràctiques en cursos anteriors, NO podran SOTA CAP CONCEPTE mantenir la nota. Hauran de repetir les pràctiques o pactar alguna activitat alternativa d'avaluació amb el professor de teoria ABANS de l'inici de les pràctiques.

3. Problemes
  Activitat voluntària. L'avaluació tindrà en compte la presentació dels exercicis proposats, la participació i l'assistència a les sessions de problemes.

4. ACME
  Activitat voluntària. L'avaluació tindrà en compte la realització d'exercicis de tipus test i els intents necessaris per arribar a la solució.

AVALUACIÓ FINAL
 1. Exàmens: si la nota dels exàmens >=4 llavors compta el 45% de la nota final
 2. Pràctiques: si la nota de pràctiques >=5 llavors compta el 25% de la nota final
 3. Problemes: compta el 15% de la nota final
 4. ACME: compta el 15% de la nota final

Per tal d'aprovar la assignatura la nota final ha de ser >=5.

Exemple 1: Exàmens=6; Pràctiques=7; Problemes=8; ACME=8; FINAL=6,85
Exemple 2: Exàmens=4; Pràctiques=7; Problemes=8; ACME=8; FINAL=5,95
Exemple 3: Exàmens=5; Pràctiques=7; Problemes=0; ACME=0; FINAL=4


Altres sistemes d'avaluació
 Sempre serà possible pactar amb l'equip de professors de teoria i durant l'inici del curs la realització de determinades activitats complementàries o alternatives a les citades anteriorment que estaran sotmeses a un sistema d'avaluació diferent (i pactat) al que es proposa de forma general.
 Per exemple, es poden proposar una sèrie d'activitats que permeten la convalidació d'algun dels quadrimestres de pràctiques per els alumnes repetidors:
 1. Realització de pràctiques (existents o proposar de noves)amb programes simuladors (p.ex. winbreadboard)
 2. Introducció d'exercicis tipus test o problemes oberts (amb solució tutoritzada pas a pas), al sistema ACME.
 3. Introducció de determinades pràctiques (existents o proposar de noves), al sistema ACME.
 4. Realització d'altres activitats, amb el vist-i-plau de l'equip de professors de l'assignatura.

CALENDARI DE CLASSES DE TEORIA
Primer quadrimestre --> Inici: 12/09/07; Fi: 21/09/07
Segon quadrimestre --> Inici: 11/02/08; Fi: 23/05/08

PROFESSORS DE TEORIA
ETIS matins --> Dilluns 11-13h - aula I-02; Dijous 11-12h - aula I-02.
Joan Batlle
Dept. Electrònica, Informàtica i Automàtica
Escola Politècnica Superior
Edifici P-IV. Despatx 013
Tel: 972-41-87-67
e-mail: jbatlle@eia.udg.edu
Horari de tutories:
* Per les tutories cal enviar un e-mail a jbatlle@eia.udg.edu per confirmar l'hora.

ETIG matins --> Dimarts de 9-10h - aula I-01; Divendres de 9-11h - aula I-01.
Martí Fàbregas
Dept. Electrònica, Informàtica i Automàtica
Escola Politècnica Superior
Edifici P-IV. Despatx 211
Tel: 972-41-89-23
e-mail: marti@eia.udg.edu
Horari de tutories: Dilluns de 9h a 11h i Dimecres de 15h a 17h

ETIS/ETIG tardes --> Dimarts 15-17h - aula I-32; Dijous 15-16h - aula I-32.
Marc Carreras
Dept. Electrònica, Informàtica i Automàtica
Escola Politècnica Superior
Edifici P-IV. Despatx 016
Tel: 972-41-88-79
e-mail: marcc@eia.udg.edu
Horari de tutories: Dilluns de 10h a 12h i Dijous de 16h a 18h
* Per les tutories cal enviar un e-mail a marcc@eia.udg.edu per confirmar l'hora.

CALENDARI DE CLASSES DE PROBLEMES
Primer quadrimestre --> Inici: 01/10/07; Fi: 21/09/07
Segon quadrimestre --> Inici: 25/02/08; Fi: 23/05/08

PROFESSORS DE PROBLEMES
- Dilluns 11:00-12:00 - aula I-01 --> Andrés El-Fakdi
- Dimarts 13:00-14:00 - aula I-02 --> Andrés El-Fakdi
- Divendres 17:00-18:00 - aula I-32 --> Santi Solà

CALENDARI DE CLASSES DE PRÀCTIQUES
Primer quadrimestre --> Inici: 01/10/07; Fi: 21/09/07
Segon quadrimestre --> Inici: 03/03/08 ; Fi: 23/05/08

PROFESSORS DE PRÀCTIQUES
- Dilluns 12:00-14:00 - I-13i --> Andrés El-Fakdi
- Dilluns 17:00-19:00 - I-14i --> Enric Bautista
- Dimarts 15:00-17:00 - I-13i --> José Luis Muñoz
- Dimarts 17:00-19:00 - I-13i --> Josep Teran
- Dimarts 19:00-21:00 - I-13i --> Josep Teran
- Dimecres 10:00-12:00 - I-13i --> Andrés El-Fakdi
- Dimecres 15:00-17:00 - I-13i --> Josep Quintana
- Dijous 8:00-10:00 - I-31i --> Enric Bautista
- Dijous 19:00-21:00 - I-13i --> Santi Solà