1. <b>BLOC I. Computadors i Informació. Conceptes bàsics</b>
1.1. <b>Tema 1. Conceptes bàsics i representació de la informació</b>
1.1.1. Introducció i definicions bàsiques
1.1.2. Arquitectures de computadors
1.1.3. Dispositius electrònics
1.1.4. Representació de la Informació
1.2. <b>Tema 2. Àlgebra de Boole</b>
1.2.1. Algebra de Boole. Simplificació de Funcions
2. <b>BLOC II. Sistemes Digitals</b>
2.1. <b>Tema 3. Representació numèrica</b>
2.1.1. Representacions de valors numèrics
2.1.2. Aritmètica binària
2.1.3. Altres codificacions. Codificació alfanumèrica
2.1.4. Representació de les dades a nivell de màquina
2.2. <b>Tema 4. Sistemes digitals combinacionals</b>
2.2.1. Senyals digitals
2.2.2. Anàlisi de circuits combinacionals
2.2.3. Síntesi de circuits combinacionals
2.2.4. Portes lògiques
2.2.5. Blocs combinacionals estàndard: descodificadors, multiplexors, codificadors, desmultiplexors, comparadors i sumadors
2.2.6. Implementació de funcions utilitzant blocs combinacionals
2.3. <b>Tema 5. Sistemes digitals seqüencials</b>
2.3.1. Conceptes
2.3.2. Cèl·lula bàsica de memorització, bàscules biestables Tipus
2.3.3. Tipus de sistemes seqüencials: màquines de Mealy i de Moore.
2.3.4. Anàlisi i síntesi de sistemes seqüencials
2.3.5. Comptadors
2.3.6. Registres
2.3.7. Memòries
2.3.8. Disseny de sistemes seqüencials amb blocs.
2.4. <b>Tema 6. Lògica programable</b>
2.4.1. Lògica programable
2.4.2. ROMs
2.4.3. PLDs
2.4.4. Circuits VLSI
3. <b>BLOC III. Disseny de computadors</b>
3.1. <b>Tema 7. La Màquina Senzilla</b>
3.1.1. Disseny d'un computador senzill
3.1.2. Presentació del computador senzill: Especificació d'instruccions i organització de la màquina.
3.1.3. Disseny de la unitat de procés. Especificar registres i ALU
3.1.4. Disseny de la unitat de control. Fases d'execució d'una instrucció
3.1.5. Disseny de CPU's senzilles.
3.1.6. Unitat de control: implementació cablejada i microprogramada
3.1.7. Modificacions a la Màquina Senzilla.
3.2. <b>Tema 8. Conceptes bàsics sobre arquitectures</b>
3.2.1. Conceptes sobre CPUs (Little/Big endian, Cisc/Risc, Von Neumann/Harvard)
3.2.2. Introducció a CPU's segmentades (pipelines)
3.2.3. Introducció al paral·lelisme (SIMD, MIMD,...)
3.2.4. Arquitectura de CPU's comercials: z80, 386, VAX-11, Pentium, PowerPC, MIPS
4. <b>BLOC IV. Llenguatge màquina i assemblador</b>
4.1. <b>Tema 9. Assemblador MIPS 32</b>
4.1.1. Tipus d'instruccions i tipus de dades
4.1.2. Programació amb llenguatge assemblador/màquina
4.1.3. Formats d'instrucció
4.1.4. Modes d'adreçament
4.1.5. Mecanismes per cridar i tornar d'una subrutina
4.1.6. E/S i interrupcions
4.2. <b>Tema 10. Processos d'assemblatge, compilació, muntatge i càrrega</b>
4.2.1. El programa assemblador
4.2.2. El procés de muntar i executar
5. <b>BLOC V. Interficies i comunicacions</b>
5.1. <b>Tema 11. Entrada / Sortida</b>
5.1.1. Fonaments de la E/S: Controladors, buffers, interrupcions, sincronització.
5.1.2. Estructures d'interrupció: vectors i priorització.
5.1.3. Busos: protocols, arbitratges, DMA (direct-memory acces)
5.2. <b>Tema 12. Altres arquitectures</b>
5.2.1. Arquitectura Intel 80x86
5.2.2. Introducció a xarxes i suport multimedia