Anar al contingut (clic a Intro)
UdG Home UdG Home
Tancar
Menú

Estudia

Dades generals

Curs acadèmic:
2005
Descripció:
Crèdits:
4,5
Idioma principal de les classes:
Sense especificar
S’utilitza oralment la llengua anglesa en l'assignatura:
Sense especificar
S’utilitzen documents en llengua anglesa:
Sense especificar

Grups

Grup A

Durada:
Semestral, 1r semestre
Professorat:
Eusebio Calle Ortega

Altres Competències

  • Donar a l'alumne una visió de les principals arquitectures de computadors, així com dels paràmetres d'avaluació de la relació cost / rendiment.

Continguts

1. Tema 1: La memòria.

2. Introducció.

3. El mòdul de memòria.

4. Tipus de memòria.

5. Estructures d'interconnexió.

6. Connexió processador memòria.

7. Tema 2: Jerarquia de memòria.

8. Introducció.

9. Memòria Cache.

10. Mesures de rendiment.

11. La memòria virtual.

12. La unitat de gestió de memòria.

13. La TLB.

14. Tema 3: Dispositius d'entrada / sortida.

15. Introducció.

16. El processador i les entrades / sortides.

17. Controladors.

18. Connexió dels controladors al bus.

19. Interrupcions.

20. Accés directe a memòria.

21. Processadors especialitzats d'entrada / sortida.

22. Tema 4: Processadors aritmètics.

23. Introducció.

24. Representacions numèriques.

25. Aritmètica entera i en coma flotant.

26. Implementacions.

27. Tema 5: Rendiment.

28. Introducció.

29. Rendiment de la CPU.

30. Unitats de rendiment.

31. Tema 6: Segmentació.

32. Introducció.

33. Taules de reserva.

34. Grafs d'estats.

35. Cicles Greedy.

Activitats

Tipus d’activitat Hores amb professor Hores sense professor Total
Total 0 0 0

Bibliografia

  • Hwang, Kai (1993). Advanced computer architecture, : parallelism, scalability, programmability. New York [etc.]: McGraw-Hill.
  • Hwang, Kai, Briggs, Fayé Alaye (1987). Arquitectura de computadoras y procesamiento paralelo. Madrid [etc.]: McGraw-Hill.
  • Hwang, Kai, Briggs, Fayé Alaye (cop. 1988). Arquitectura de computadoras y procesamiento paralelo. México [etc.]: McGraw-Hill.
  • Patterson, David A, Hennessy, John L (cop. 1999-2000). Estructura y diseño de computadores, : interficie circuitería-programación. Barcelona [etc.]: Reverté.
  • Hennessy, John L, Patterson, David A (1995). Organización y diseño de computadores, : la interfaz hardware/software ([2ª ed.]). Madrid [etc.]: McGraw-Hill.
  • Hennessy, John L, Patterson, David A (1993). Arquitectura de computadores, : un enfonque cuantitativo. Madrid [etc.]: McGraw-Hill.
  • Patterson, David A, Hennessy, John L (cop. 1990). Computer architecture, : a quantitative approach. San Mateo, Calif: Morgan Kaufmann.
  • Hennessy, John L, Patterson, David A (1994). Computer organization and design, : the hardware/software interface. San Mateo: Kaufmann.

Avaluació i qualificació

Activitats d'avaluació:

Descripció de l'activitat Avaluació de l'activitat %

Qualificació

Mètodes docents:
Classes de teoria i problemes (3 hores setmanals)
Tipus d'exàmens:
Examen final: 10 punts.
Pràctica obligatòria: 0,5 punts.
Treball opcional: 0,5 punts.

Escull quins tipus de galetes acceptes que el web de la Universitat de Girona pugui guardar en el teu navegador.

Les imprescindibles per facilitar la vostra connexió. No hi ha opció d'inhabilitar-les, atès que són les necessàries pel funcionament del lloc web.

Permeten recordar les vostres opcions (per exemple llengua o regió des de la qual accediu), per tal de proporcionar-vos serveis avançats.

Proporcionen informació estadística i permeten millorar els serveis. Utilitzem cookies de Google Analytics que podeu desactivar instal·lant-vos aquest plugin.

Per a oferir continguts publicitaris relacionats amb els interessos de l'usuari, bé directament, bé per mitjà de tercers (“adservers”). Cal activar-les si vols veure els vídeos de Youtube incrustats en el web de la Universitat de Girona.